Docket No. 252199US2S/ims

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Ryu OGIWARA, et al.		GAU:	
SERIAL NO: 10/830,046		EXAMI	NER:
FILED: April 23, 2004			
FOR: SEMICONDUCTOR IN	TEGRATED CIRCUIT DEVIC	E	
	REQUEST FOR PRICE	RITY	
COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313			
SIR:    Full benefit of the filing date of U.S. provisions of 35 U.S.C. §120.	S. Application Serial Number	, filed , is	s claimed pursuant to the
☐ Full benefit of the filing date(s) of §119(e):	U.S. Provisional Application(s) Application No.	is claimed pursuant <u>Date Filed</u>	to the provisions of 35 U.S.C.
Applicants claim any right to priori the provisions of 35 U.S.C. §119, a	ity from any earlier filed applica is noted below.	tions to which they	may be entitled pursuant to
In the matter of the above-identified app	plication for patent, notice is her	eby given that the a	applicants claim as priority:
COUNTRY JAPAN	APPLICATION NUMBER 2003-411430	MONTH/DAY/YEAR December 10, 2003	
Certified copies of the corresponding C  are submitted herewith	onvention Application(s)		
☐ will be submitted prior to payme			
were filed in prior application S			
were submitted to the Internation Receipt of the certified copies by acknowledged as evidenced by	y the International Bureau in a t	Number imely manner unde	r PCT Rule 17.1(a) has been
☐ (A) Application Serial No.(s) w	ere filed in prior application Ser	ial No. filed	; and
☐ (B) Application Serial No.(s)			
☐ are submitted herewith			
□ will be submitted prior to	payment of the Final Fee		
	1	Respectfully Submi	tted,
		OBLON, SPIVAK, MAIER & NEUST.	
	2	beepl A. S	cafetta Jr.
Customer Number	$\mathcal{O}_{\mathcal{I}}$	Marvin J. Spivak Registration No. 24	<i>V</i>
22850	• 1	legistration No. 24	F,71J

22850

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03) Joseph A. Scafetta, Jr. Registration No. 26,803

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed ith this Office.

出願年月日 Date of Application:

2003年12月10日

出 願 番 号 Application Number:

特願2003-411430

ST. 10/C]:

[JP2003-411430]

願 人 oplicant(s):

株式会社東芝

特許庁長官 Commissioner, Japan Patent Office 2004年 5月10日





CERTIFIED COPY OF PRIORITY DOCUMENT

**BEST AVAILABLE COPY** 

出証番号 出証特2004-3038690

```
【書類名】
              特許願
【整理番号】
              A000303045
【提出日】
              平成15年12月10日
【あて先】
              特許庁長官 殿
【国際特許分類】
              H01L 29/76
              H01L 27/10
【発明者】
  【住所又は居所】
              神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエ
              レクトロニクスセンター内
  【氏名】
              荻原 隆
【発明者】
  【住所又は居所】
              神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエ
              レクトロニクスセンター内
  【氏名】
              高島 大三郎
【特許出願人】
  【識別番号】
              000003078
  【氏名又は名称】
              株式会社 東芝
【代理人】
  【識別番号】
              100058479
  【弁理士】
  【氏名又は名称】
              鈴江 武彦
  【電話番号】
              03-3502-3181
【選任した代理人】
  【識別番号】
              100091351
  【弁理士】
  【氏名又は名称】
              河野
                  哲
【選任した代理人】
  【識別番号】
              100088683
  【弁理士】
  【氏名又は名称】
              中村 誠
【選任した代理人】
  【識別番号】
              100108855
  【弁理士】
  【氏名又は名称】
              蔵田
                  昌俊
【選任した代理人】
  【識別番号】
              100084618
  【弁理士】
  【氏名又は名称】
              村松
                 貞男
【選任した代理人】
  【識別番号】
              100092196
  【弁理士】
  【氏名又は名称】
              橋本
                 良郎
【手数料の表示】
  【予納台帳番号】
              011567
              21,000円
  【納付金額】
【提出物件の目録】
  【物件名】
              特許請求の範囲 1
  【物件名】
              明細書 1
  【物件名】
              図面 1
```

【物件名】

要約書 1

### 【書類名】特許請求の範囲

### 【請求項1】

第1電極と第2電極とを有する記憶素子としての強誘電体キャパシタを有するメモリセルを含んだメモリセルアレイと、

前記第1電極と電気的に接続された第1ビット線と、

前記第1ビット線と相補な第2ビット線と、

前記第2電極に第1電位を供給することにより、温度の上昇に伴って第1変化率で下降 する電圧を前記強誘電体キャパシタに印加する第1電位発生回路と、

前記第1ビット線と前記第2ビット線との間の電位差を増幅する、センスアンプと、

を具備することを特徴とする半導体集積回路装置。

### 【請求項2】

第1電極と第2電極とを有する記憶素子としての強誘電体キャパシタを有するメモリセルを含んだメモリセルアレイと、

前記第1電極と電気的に接続された第1ビット線と、

前記第1ビット線と相補な第2ビット線と、

前記第1ビット線と前記第2ビット線との間の電位差を増幅するセンスアンプと、

前記センスアンプの電源電位として温度の上昇に伴って第2変化率で下降する電圧を供給する第2電位発生回路と、

を具備することを特徴とする半導体集積回路装置。

### 【請求項3】

前記第2電極に第1電位を供給することにより、温度の上昇に伴って第1変化率で下降する電圧を前記キャパシタに印加する第1電位発生回路をさらに具備することを特徴とする請求項2に記載の半導体集積回路装置。

### 【請求項4】

前記第2変化率は、前記第1変化率と同じであることをことを特徴とする請求項3に記載の半導体集積回路装置。

#### 【請求項5】

前記第1変化率または第2変化率は前記記憶素子としての前記強誘電体キャパシタの飽和電圧が有する温度依存性に等しいことを特徴とする請求項1乃至4のいずれか1項に記載の半導体集積回路装置。

#### 【請求項6】

前記第2ビット線に、参照電位として温度の上昇に伴って第3変化率で上昇する電圧を 有する電位を供給する第3電位発生回路をさらに具備することを特徴とする請求項1乃至 5のいずれか1項に記載の半導体集積回路装置。

### 【請求項7】

前記第3変化率は、前記強誘電体キャパシタからの"0"データ読み出し時の最大値と"1"データ読み出し時の最小値との中間の値が温度の上昇に伴って変化する変化率と同じであることを特徴とする請求項6に記載の半導体集積回路装置。

#### 【請求項8】

前記第1変化率は、前記強誘電体キャパシタからの"0"データ読み出し時の最大値と"1"データ読み出し時の最小値の中間の値が温度に依存せず一定となるように温度依存性を持たせることを特徴とする請求項1乃至5のいずれか1項に記載の半導体集積回路装置。

### 【請求項9】

第1電極と第2電極とを有する記憶素子としての強誘電体キャパシタを有するメモリセルを含んだメモリセルアレイと、

前記第1電極と電気的に接続された第1ビット線と、

前記第1ビット線と相補な第2ビット線と、

前記第2電極に第1電位を供給することにより情報を読み出す回路と、

を具備し、温度の上昇に伴って前記第1電位が供給される時間が下降することを特徴と

出証特2004-3038690

する半導体集積回路装置。

### 【請求項10】

第1電極と第2電極とを有する記憶素子としての強誘電体キャパシタを有するメモリセルを含んだメモリセルアレイと、

前記第1電極と電気的に接続された第1ビット線と、

前記第1ビット線と相補な第2ビット線と、

前記第2電極に第1電位を供給することにより情報を読み出す回路と、

前記第1ビット線と前記第2ビット線との間の電位差を増幅するセンスアンプと、

前記センスアンプの電源電位として第2電位を供給する回路と、

を具備し、前記第1電位がローレベルになった後から前記第2電位が供給される時間が 、温度の上昇に伴って下降することを特徴とする半導体集積回路装置。

# 【請求項11】

前記時間の温度依存性は前記強誘電体キャパシタが分極反転する時間の温度依存性に等 しいことを特徴とする請求項9または10に記載の半導体集積回路装置。

# 【書類名】明細書

【発明の名称】半導体集積回路装置

### 【技術分野】

### $[0\ 0\ 0\ 1]$

本発明は、半導体集積回路装置に関し、例えば、強誘電体キャパシタを用いた半導体記憶装置の電位発生回路に関する。

### 【背景技術】

# [0002]

強誘電体キャパシタは、印加電圧と分極量とがヒステリシス特性を持ち、さらに印加電圧がゼロの時の残留分極を有する特徴を有する。この特徴を利用した強誘電体メモリ(Fe rroelectric Random Access Memory, FeRAM)が知られている。データの書き込み、およびデータの読み出しは、プレート線とビット線との間に発生させた電圧を強誘電体キャパシタに印加することにより行われる。ビット線に読み出されたデータは、センスアンプにより増幅される。

### [0003]

強誘電体キャパシタは、温度によって幾つかの特性が変化し、その1つとして、ヒステリシス特性が該当する。図33は、低温時のヒステリシス特性を示しており、図34は高温時のヒステリシス特性を示している。図33、図34に示すように、低温時は残留分極量および分極量の飽和に要する電圧(飽和電圧)VTLが大きくなった結果、ヒステリシスが大きくなり、高温時は残留分極量および飽和電圧VTHが小さくなった結果、ヒステリシスが小さくなる。

### $[0\ 0\ 0\ 4\ ]$

一方、従来、プレート線に印加される電位は、温度によらず一定値である。このため、温度によらずに、データの正常な書き込みおよび読み出しを保証するためには、低温時のプレート線駆動電位を用いることが必要となる。この結果、高温時は、高温時の飽和電圧VTH以上の電圧VAが強誘電体キャパシタに印加される。この過剰な電圧は、書き込まれる分極量の増大に全く寄与せずに無駄であることに加え、ヒステリシス特性のインプリント(ヒステリシスのシフト)や強誘電体膜のファティーグ(疲労)等を引き起こす。このことは、強誘電体メモリの信頼性を悪化させる原因となる。

# [0005]

また、強誘電体キャパシタの特性の温度による変化の1つとして、分極反転に要する時間(分極反転時間)が該当する。図35、図36、図37は、70  $\mathbb C$ 、25  $\mathbb C$ 、-25  $\mathbb C$  における分極反転時間をそれぞれ示している。各図中の複数の曲線は、印加電圧の違いを示している。図35 -図37に示すように、高温では分極量が分極反転後に飽和するまでに要する時間は短いが、低温ではその時間は長い。なお、図35 - 図37 は、SBT(SrBi<sub>2</sub>Ta<sub>2</sub>O<sub>9</sub>)膜について示しているが、PZT(Pb(Zr,Ti)O<sub>3</sub>)膜に関しても同様である。

### [0006]

一方、従来、プレート線が駆動される時間およびセンスアンプが活性化される時間は、温度によらず一定値である。図38は、従来の強誘電体メモリの主要ノードのタイミングチャートを示している。図38に示すように、プレート線の駆動t31~センス増幅t32、およびプレート線駆動電位のVSSへの下降t33~センスアンプ非活性化t34では、"1"データの分極反転を伴うデータの読み出し、および書き込みがそれぞれ行われる。温度によらずに、上記一連の正常な動作を保証するには、低温時の分極反転時間を採用することが必要となる。この結果、高温時では、高温時の分極反転時間以上に亘って電圧が印加され続ける。このことは、インプリントおよびファティーグを引き起こし、強誘電体メモリの信頼性を悪化させる。

### [0007]

この出願の発明に関連する先行技術文献情報としては次のものがある。

### 【特許文献1】特願2002-321563

【特許文献2】国際公開第WO99/00798号パンフレット

### 【発明の開示】

【発明が解決しようとする課題】

# [0008]

本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、強誘電体 キャパシタへの過剰な電圧の印加を防止することにより、高い信頼性を有する半導体集積 回路装置を提供しようとするものである。

# 【課題を解決するための手段】

### [0009]

本発明の第1の視点による半導体集積回路装置は、第1電極と第2電極とを有する記憶素子としての強誘電体キャパシタを有するメモリセルを含んだメモリセルアレイと、前記第1電極と電気的に接続された第1ビット線と、前記第1ビット線と相補な第2ビット線と、前記第2電極に第1電位を供給することにより、温度の上昇に伴って第1変化率で下降する電圧を前記強誘電体キャパシタに印加する第1電位発生回路と、前記第1ビット線と前記第2ビット線との間の電位差を増幅する、センスアンプと、を具備することを特徴とする。

## [0010]

本発明の第2の視点による半導体集積回路装置は、第1電極と第2電極とを有する記憶素子としての強誘電体キャパシタを有するメモリセルを含んだメモリセルアレイと、前記第1電極と電気的に接続された第1ビット線と、前記第1ビット線と相補な第2ビット線と、前記第1ビット線と前記第2ビット線との間の電位差を増幅するセンスアンプと、前記センスアンプの電源電位として温度の上昇に伴って第2変化率で下降する電圧を供給する第2電位発生回路と、を具備することを特徴とする。

### $[0\ 0\ 1\ 1]$

本発明の第3の視点による半導体集積回路装置は、第1電極と第2電極とを有する記憶素子としての強誘電体キャパシタを有するメモリセルを含んだメモリセルアレイと、前記第1電極と電気的に接続された第1ビット線と、前記第1ビット線と相補な第2ビット線と、前記第2電極に第1電位を供給することにより情報を読み出す回路と、を具備し、温度の上昇に伴って前記第1電位が供給される時間が下降することを特徴とする。

### $[0\ 0\ 1\ 2]$

本発明の第4の視点による半導体集積回路装置は、第1電極と第2電極とを有する記憶素子としての強誘電体キャパシタを有するメモリセルを含んだメモリセルアレイと、前記第1電極と電気的に接続された第1ビット線と、前記第1ビット線と相補な第2ビット線と、前記第2電極に第1電位を供給することにより情報を読み出す回路と、前記第1ビット線と前記第2ビット線との間の電位差を増幅するセンスアンプと、前記センスアンプの電源電位として第2電位を供給する回路と、を具備し、前記第1電位がローレベルになった後から前記第2電位が供給される時間が、温度の上昇に伴って下降することを特徴とする。

#### 【発明の効果】

### [0013]

本発明によれば、強誘電体キャパシタへの過剰な電圧の印加を防止することにより、高い信頼性を有する半導体集積回路装置を提供できる。

#### 【発明を実施するための最良の形態】

### [0014]

以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。

#### $[0\ 0\ 1\ 5]$

本発明の各実施形態は、強誘電体メモリの電位発生回路、センスアンプ等の周辺回路に 関わる。したがって、メモリセルアレイの構成に関わらず、いかなる強誘電体メモリに適

出証特2004-3038690

用することができる。以下に、典型的な強誘電体メモリセルアレイの構成を例として含ん だ実施形態について説明する。

# [0016]

### (第1実施形態)

図1は、強誘電体キャパシタの飽和電圧と温度との関係を示している。図1に示すように、温度の上昇に伴って飽和電圧が低下する。第1実施形態は、センスアンプ供給電位発生回路およびプレート線駆動電位発生回路が発生する電位が、図1と同様の温度特性を有することを特徴とする。

### $[0\ 0\ 1\ 7]$

図2は、本発明の第1実施形態に係る半導体集積回路装置の主要部の構成を示す図である。代表的な例として、メモリセルアレイMCA内の各メモリセルが1つのトランジスタと1つの強誘電体キャパシタから構成される例が示されている。図1に示すように、プレート線駆動電位発生回路1は、プレート線駆動電位をプレート線PLO、PL1に供給する。プレート線駆動電位は、図3に示すように、強誘電体キャパシタの飽和電圧の温度特性と同様の温度特性に従った値とされる。

### $[0\ 0\ 1\ 8]$

メモリセルMC0は、直列接続された強誘電体キャパシタC0と、MOS(Metal Oxide Semiconductor)トランジスタからなるセルトランジスタTr0と、により構成される。メモリセルMC0の一端は、プレート線PL0と接続され、他端はビット線BLと接続される。セルトランジスタTr0のゲートは、ワード線WL0と接続される。メモリセルMC0と同様の構成を有するメモリセルMC1の一端は、プレート線PL1と接続され、他端はビット線/BLと接続される。強誘電体キャパシタC0の強誘電体膜は、SBT、PZT等、公知のいかなる材料を用いることが可能である。

### $[0\ 0\ 1\ 9]$

ビット線BL、/BL間には、これらの間の電位差を増幅するセンスアンプ2が設けられる。センスアンプ供給電位発生回路3は、センスアンプ供給電位をセンスアンプ2に供給する。センスアンプ2は、この供給電位を電源電位として動作する。図4に示すように、センスアンプ供給電位は、強誘電体キャパシタの飽和電圧の温度特性と同様の温度特性に従った値とされる。

### [0020]

ビット線BL、/BLとの間には、センスアンプ参照電位供給スイッチ4が接続される。センスアンプ参照電位発生回路5は、温度に依存しない参照電位を発生する。センスアンプ参照電位供給スイッチ4は、この参照電位を選択的にビット線BL、/BLに供給する。

#### $[0\ 0\ 2\ 1\ ]$

データI/Oパッド(図示せぬ)と接続されたデータ転送用のDQ線DQ、/DQの間には、これらの間の電位差を増幅するDQ線センスアンプ6が接続される。DQ線DQ、/DQ間には、DQ線センスアンプ参照電位供給スイッチ7が接続される。DQ線センスアンプ参照電位発生回路8は、温度に依存しない参照電位を発生する。DQ線センスアンプ参照電位供給スイッチ7は、この参照電位を選択的にDQ線DQ、/DQに供給する。

#### [0022]

図5は、第1実施形態に係る半導体集積回路装置の主要部の他の構成を示す図である。この例では、メモリセルアレイMCAのみを示しており、他の部分は図1と同様である。図2に示すように、メモリセルMC0は、並列に接続された強誘電体キャパシタC0とセルトランジスタTr0とから構成される。このメモリセルMC0が複数個(図2では8個を例示)接続されたメモリセル群の一端がプレート線PL0と接続され、他端はブロック選択トランジスタSTr0のゲートには、ワード線WL0~WL7が接続される。ブロック選択トランジスタSTr0のゲートには、ブロック選択信号BS0が供給される。

#### [0023]

同様に、並列接続された強誘電体キャパシタC1とセルトランジスタTr1とからなるメモリセルMC1が複数個直列に接続される。複数のメモリセルMC1からなるメモリセル群の一端は、プレート線PL1と接続され、他端はブロック選択トランジスタSTr1を介してビット線/BLと接続される。各メモリセルMC1のセルトランジスタTr1のゲートには、ワード線WL0~WL7が接続される。ブロック選択トランジスタSTr1のゲートには、ブロック選択信号BS1が供給される。

### [0024]

次に、図2および図5のプレート線駆動電位発生回路1、センスアンプ供給電位発生回路3、センスアンプ参照電位発生回路5、DQ線センスアンプ参照電位発生回路8について、図6~図9を用いて以下に説明する。

### [0025]

図6は、プレート線駆動電位発生回路1、センスアンプ供給電位発生回路3、センスアンプ参照電位発生回路5、DQ線センスアンプ参照電位発生回路8に用いることができる電位発生回路11を示す回路図である。図6に示すように、基準電位を発生する基準電位発生回路21が発生する電位Vout1~Vout4は、オペアンプOPの反転入力端に供給される。後述するように、基準電位発生回路21の出力電圧Vout1~Vout4に温度依存性を持たせたり、温度によらず一定としたりすることにより、電位発生回路11の出力電位Voutの温度特性が調整される。

### [0026]

オペアンプOPの出力端は、P型MOSトランジスタQP1のゲートに接続される。トランジスタQP1のソースは電源電位線に接続され、ドレインは出力電位Voutを出力する。出力電位Voutは、抵抗素子R1により分圧され、オペアンプOPの非反転入力端に供給される。抵抗素子Rによる分圧を適宜調整することにより、所望の値の出力電位Voutを得られる。

### [0027]

図7は、プレート線駆動電位発生回路1、センスアンプ供給電位発生回路3、センスアンプ参照電位発生回路5、DQ線センスアンプ参照電位発生回路8に用いることができる電位発生回路12を示す回路図である。図7に示すように、トランジスタQP1のドレインは、N型MOSトランジスタQN1のドレインおよびゲートに接続される。トランジスタQN1のソースの電位は、抵抗素子R2により分圧され、オペアンプOPの非反転入力端に供給される。P型MOSトランジスタQP2のソースは、電源電位線と接続され、ドレインはN型MOSトランジスタQN2のドレインに接続される。トランジスタQN2のゲートはトランジスタQN1のドレインと接続され、ソースは出力電位Voutを出力する。出力電位Voutは、図6の回路と同様に、抵抗素子Rによる分圧を適宜調整することにより、所望の値に設定される。

### [0028]

#### [0029]

次に、図8の基準電位発生回路21を用いて、温度に依存しない基準電位を発生させる方法について説明する。図8において、ダイオードD11、ダイオードD12の面積をそれぞれArea11、Area12とする。ダイオードD11、D12をそれぞれ流れる電流 I 1 1、 I 1 2 は

```
Ill=Is \cdot exp \{q \cdot VBE11/(k \cdot T)\} \cdots (1)
I12=Is \cdot exp \{q \cdot VBE12/(k \cdot T)\} \cdots (2)
(1), (2) \downarrow b,
ln (I11/I12) = ln (Areal1/Areal2) = {q/(k \cdot T)} \cdot (VBE11-VBE12) \cdots (3)
図8より、
Vout1 - VBE11 = I11 \cdot R11 \quad \cdots (4)
Vout1 - VBE12 = I12 \cdot (R12 + R13)
また、V1-=V1+であることより、
R11 \cdot I11 = R13 \cdot I12 \cdots (6)
(4), (6) \sharp b,
Vout1 - VBE11 = I12 \cdot R13 \quad \cdots (7)
I12 = (Vout 1 - VBE11) / R13 \cdots (8)
(5) より、
I12 = (Vout1 - VBE12) / (R12 + R13) \cdots (9)
(8), (9) $ 5,
V_{\text{out}} 1 = (R12 + R13) / R12 \cdot V_{\text{BE}} 11 - (R13 / R12) \cdot V_{\text{BE}} 12 \cdots (10)
    = (1+R13/R12) \cdot VBE11 - (R13/R12) \cdot VBE12 \cdots (11)
 (11), (3) \sharp b,
Vout1 = VBE11 + (R13/R12) \cdot (k \cdot T/q) \cdot ln (I11/I12) \cdots (12)
ここでVBE11はほぼ-2 [mV/度] の温度特性を有する。したがって、出力電位V
ο u t 1 が温度に依存しないための条件は、(12)の右辺のVBE11以外の項により
、VBE11の温度特性が打ち消されれば良いので、
 (R13/R12) \cdot (k/q) \cdot ln (I11/I12) = +2/1000 \cdots (13)
ここで、kおよびqの値は、以下に示す定数であり、
k = 1.38 \cdot 10^{-23} [ J/K] ...(14)
q = 1.602 \cdot 10^{-19} [C] ...(15)
よって、
(R13/R12) \cdot ln (I11/I12) = (R13/R12) \cdot ln (Areal1/Areal2) = +23.2 \cdots (16)
R13は、(6)より、
R13 = (111/I12) · R11 = (Areal1/Areal2) · R11 [\Omega] ···(17)
また、R12は、(16)より、
R12=R13 · In (Areal1/Areal2) /23.2 [\Omega] ···(18)
  このようにして得られた式(17)により、ダイオードD11、D12の面積とR11
を用いてR13が決定される。ここで、R11は、回路に許容される消費電流によって決
定される。続いて、式(18)に従って、R12が決定される。
  [0030]
  次に、図9の基準電位発生回路21を用いて、温度に依存する基準電位の発生方法、お
よび基準電位を強誘電体キャパシタの温度特性に応じて設定する方法について説明する。
図9の回路構成は、図8の回路構成と同じであり、図9の各部の参照符号として、図8の
各参照符号の添え字の一部を2としたもの、および十の位を2としたものを用いる。なお
、以下、プレート線駆動電位に関して説明するが、センスアンプ供給電位に関しても全く
同様の手法により設定することができる。
  [0\ 0\ 3\ 1]
  図3のプレート線駆動電位Vplの温度特性が、-Pl [mV/度]であるとすると、
図 9 における V o u t 2 が持つべき温度特性 – X 1 [m V/度] は
-X1 = -P1 \cdot (Vout 2/Vp1) \qquad [mV/度] \qquad \cdots (19)
となる。
  [0032]
  また、図9におけるVout2が-X1 [mV/度] の温度特性を持つためには、
```

 $(R23/R22) \cdot (k/q) \cdot ln (I21/I22) = (-X1+2) /1000 \cdots (20)$ 

kおよびaの値を代入して、

(R23/R22) · ln (I21/I22) = (R23/R22) · ln (Area21/Area 22) = (-X1+2) · l1.6 ···(21)

図9においても、(6)の関係が成り立つので、R23は、

 $R23 = (I21/I22) \cdot R21 = (Area21/Area 22) \cdot R21 \cdots (22)$ 

また、R22は、(21)より、

 $R22 = R23 \cdot In (Area21/Area22) / { (-X1+2) \cdot 11.6} \cdots (23)$ 

このようにして得られた式(22)により、ダイオードD21、D22の面積とR21を用いてR23が決定される。ここで、R21は、回路に許容される消費電流によって決定される。続いて、式(23)に従って、R22が決定される。

### [0033]

次に、第1実施形態により得られる効果について図10、図11を用いて説明する。図10は、第1実施形態に係る半導体集積回路装置によって、低温時に強誘電体キャパシタに電圧VA(=VPL-VBL)を印加した状態を示している。図11は、高温時に強誘電体キャパシタに電圧VAを印加した状態を示している。図10、図11に示すように、強誘電体キャパシタに印加される電圧VAは、温度に応じて常に飽和電圧に設定される。したがって、高温時に、低温時の飽和電圧が印加されることを回避できる。

### [0034]

本発明の第1実施形態に係る半導体集積回路装置によれば、プレート線駆動電位発生回路1およびセンスアンプ供給電位発生回路3は、強誘電体膜の飽和電圧の温度特性と同じ変化率に従って温度の上昇とともに低下する電位を発生する。このため、温度が変化しても、強誘電体キャパシタC0(C1)に印加される電圧は、その温度における飽和電圧と一致する。よって、飽和電圧以上の電圧が強誘電体キャパシタC0に印加されることを回避できるため、ヒステリシス特性のインプリントおよび強誘電体膜のファティーグの発生を防止して、高信頼性の半導体集積回路装置を実現できる。

# [0035]

なお、図2および図5に図示していない他のロウアドレスバッファ等の周辺回路には、センスアンプ参照電位、DQ線センスアンプ参照電位と同様に、温度に依存しない一定の電位が供給される。

### [0036]

#### (第2実施形態)

第2実施形態は、第1実施形態の特徴に加え、センスアンプ参照電位も温度依存性を有する。第2実施形態の説明に先立ち、"0"および"1"データ読み出し時の信号電位の分布と参照電位との関係について簡単に説明する。

#### [0037]

"0"読み出し時の信号電位の分布のピークと"1"読み出し時の信号電位の分布のピークとの中間点は温度によらず一定であるため、従来、この中間点をセンスアンプの参照電位として用いていた。しかしながら、図12に示すように、読み出し信号電位の分布形状は、低温時の"1"読み出しにおいて、裾を引く形状を有していることが見出された。このため、低温時、"0"読み出しの最大の信号電位A1と、"1"読み出しの最小の電位B1との中間点が、ピーク間の中間点からずれる。したがって、ピーク間の中間点の電位を参照電位とすると、低温時のセンスの際のマージンが減少する。

#### [0038]

図13は、0"読み出し時の最大電位と、"1"読み出し時の最小電位と、の間(シグナルウィンドウ)の中間点と温度との関係を示している。図13に示すように、シグナルウィンドウの中間点は、温度の上昇に伴って上昇する。そこで、この中間点を参照電位とすることにより、温度によらずにシグナルマージンを確保する技術が提案されており、詳しくは、特願2002-321563に記載されている。第2実施形態では、この技術が用いられる

### [0039]

図14は、本発明の第2実施形態に係る半導体集積回路装置の主要部の構成を示す図である。図14に示すように、図2の温度に依存しない電位を供給するセンスアンプ参照電位発生回路5に代え、温度に依存した電位を供給するセンスアンプ参照電位発生回路31が設けられる。その他の構成は、第1実施形態と同じである。図15に示すように、センスアンプ参照電位は、シグナルウィンドウの温度特性と同様の温度特性に従った値とされる。

### [0040]

次に、図6の電位発生回路11または図7の電位発生回路12を用いて、センスアンプの参照電位を、シグナルウィンドウの中間点に常に位置するように、温度に依存させる方法について、以下に説明する。すなわち、第1実施形態と同様に、電位発生回路11または12と、図16の基準電位発生回路21とを用いて、温度に依存するセンスアンプ参照電位が生成される。なお、図16の回路構成は図8の回路構成と同じであり、図16の各部の参照符号として、図8の各参照符号の添え字の一部を3としたもの、および十の位を3としたものを用いる。

# [0041]

図15のセンスアンプの参照電位Vrefの温度特性が、+Q[mV/g]であるとすると、図16におけるVout3が持つべき温度特性+Y[mV/g]は、

 $+Y=+Q\cdot (Vout3/Vref) [mV/度] \cdots (24)$ となる。

### [0042]

また、図16におけるVout3が+Y[mV/度]の温度特性を持つためには、

 $(R33/R32) \cdot (k/q) \cdot ln (I31/I32) = (+Y+2) /1000 \cdots (25)$ 

kおよびqの値を代入して

 $(R33/R32) \cdot ln (I31/I32) = (R33/R32) \cdot ln (Area31/Area32)$ 

 $= (+Y+2) \cdot 11.6 \cdot \cdot \cdot (26)$ 

(6) と同様の関係を用いて、R33は、

 $R33 = (I31/I32) \cdot R31 = (Area31/Area32) \cdot R31 \cdot ... (27)$ 

また、R32は、(27)より、

 $R32 = R33 \cdot In (Area31/Area32) / { (+Y+2) \cdot 11.6 } \cdots (28)$ 

このようにして得られた式(27)により、ダイオードD31、D32の面積とR31を用いてR32が決定される。ここで、R31は、回路に許容される消費電流によって決定される。続いて、式(28)に従って、R32が決定される。

#### [0043]

本発明の第2実施形態に係る半導体装置によれば、第1実施形態と同じ効果を得られる。さらに、第2実施形態によれば、センスアンプ3の参照電位発生回路5は、温度の上昇に従って上昇する電位を発生する。このため、温度が変化しても、参照電位は、常にシグナルウィンドウの中間点に位置するため、温度に応じて読み出し電位と参照電位との間のマージンが変化することを回避できる。したがって、読み出し誤差の少ない半導体集積回路装置を実現できる。

### [0044]

(第3実施形態)

第3実施形態では、第1実施形態の特徴に加え、プレート線駆動電位が第1実施形態より大きい温度依存性を有する。

### [0045]

第2実施形態において記載したように、シグナルウィンドウの中間点は、温度により変化する。この問題に対し、プレート線駆動電位に温度依存性を持たせることにより、温度によらず、シグナルウィンドウの中間点を一定とすることができる。図17は、第3実施形態における、高温および低温時の"0"信号電位の分布および"1"信号電位の分布を示す図である。図17に示すように、温度の上昇に従ってプレート線駆動電位を減少させることにより、高温時の信号電位分布が、図12のそれより右方向に移動する。この結果

、シグナルウィンドウの中間点が、高温、低温時において一致する。したがって、この中間点をセンスアンプの参照電位とすることにより、温度によらずに一定のシグナルマージンを確保できる。第3実施形態では、この技術が用いられる。詳しくは、特願2002-321563に記載されている。

### [0046]

第3実施形態では、以上の趣旨により、第1実施形態と構成はほぼ同じである。異なるのは、プレート線駆動電位の温度特性である。すなわち、図18に示すように、プレート線駆動電位の温度特性の傾きが、飽和電圧以上の電圧が強誘電体キャパシタに印加されることを回避し、且つシグナルウィンドウの中間点を常に一定とするように、設定される。具体的な構成としては、プレート線駆動電位がこのような温度特性を有するように、プレート線駆動電位発生回路1内の基準電位発生回路21が、図19に示すVout4を有する。なお、図19の回路構成は、図8の回路構成と同じであり、図19の各部の参照符号として、図8の各参照符号の添え字の一部を4としたもの、および十の位を4としたものを用いる。

### [0047]

図 180 プレート線駆動電位 Vpl の温度特性が、-P2[mV/e]であるとすると、図 19 における Vout 4 が持つべき温度特性 -X2[mV/e] は

 $-X2 = -P2 \cdot (Vout4/Vpl)$  [mV/度] …(29) となる。

### [0048]

ここで、

 $|-P2| > |-P1| \cdots (30)$ 

 $|-X2| > |-X1| \cdots (31)$ 

である。

### [0049]

また、図19におけるVout4が-X2 [mV/度] の温度特性を持つためには、(R43/R42) · (k/q) · ln (I41/I42) = (-X2+2) /1000 ···(32)

以下、図6における式の展開と同様にして、

 $R43 = (I41/I42) \cdot R41 = (Area41/Area42) \cdot R41 \cdots (33)$ 

 $R42 = R43 \cdot ln \ (Area41/Area42) / { (-X2+2) \cdot 11.6} \cdots (34)$ 

このようにして得られた式(33)、(34)により、R42、R43が決定される。

### [0050]

本発明の第3実施形態に係る半導体装置によれば、第1実施形態と同じ効果を得られる。さらに、第3実施形態によれば、プレート線駆動電位発生回路1は、飽和電圧以上の電圧が強誘電体キャパシタに印加されることを回避し、且つシグナルウィンドウの中間点を常に一定とするように、設定される温度特性を有するプレート線駆動電位を発生する。このため、温度が変化しても、参照電位は、常にシグナルウィンドウの中間点に位置するため、温度に応じて読み出し電位と参照電位との間のマージンが変化することを回避できる。したがって、読み出し誤差の少ない半導体集積回路装置を実現できる。

### [0051]

#### (第4実施形態)

第4実施形態は、強誘電体キャパシタに電圧を印加する時間に関する。図20は、本発明の第4実施形態に係る半導体装置の主要部の構成を示す図である。図20の各部の接続関係は、第1実施形態(図2)のそれと同じである。図20において、図1と異なるのは、各電位発生回路が、温度依存性を持たないこと、プレート線駆動電位発生回路41とセンスアンプ42との間に遅延回路49が設けられていることである。

#### [0052]

プレート線駆動電位発生回路41は、プレート線PL0、PL1を駆動すると同時に、 その旨の制御信号S1を遅延回路49に供給する。遅延回路49は、温度の上昇に応じて 減少する遅延時間の経過後に、センスアンプ49を活性する旨の制御信号S2をセンスア ンプ42に供給する。この結果、センスアンプ42はセンス増幅動作を行う。

### [0053]

同様に、プレート線駆動電位発生回路41は、プレート線の駆動を終了した際に、その旨の制御信号S1を遅延回路49に供給する。遅延回路49は、所定の遅延時間の経過後に、センスアンプを非活性化する旨の制御信号S2をセンスアンプに供給する。この結果、センスアンプ42は、非活性状態へ移行する。

### $[0\ 0\ 5\ 4]$

図21は、本発明の第4実施形態における、低温時の主要ノードの電位のタイミングチャートである。スタンバイ状態時に、メモリセルからのデータの読み出しに際し、ビット線BLおよび/BLをイコライズするイコライズトランジスタ(図示せぬ)のゲートがローレベルとされる。次に、時刻 t 1 において、情報が読み出されるセルと接続されたプレート線PL (PL0、PL1等)がハイレベルへと駆動されることにより、メモリセルおよび参照セルの強誘電体キャパシタの両端に読み出し電圧が印加される。この結果、メモリセルおよび参照セルから読み出されたデータが、ビット線BL、/BLに読み出される。次に、時刻 t 1 から図 2 0 の遅延回路 4 9 により規定される遅延時間の経過後の時刻 t 2 に、制御信号 S 2 に応じて、センスアンプ S / A が活性化される。この結果、ビット線 B L、/ B L 間の電位差が増幅される。

### [0055]

次に、時刻 t 3 にプレート線 P L がローレベルとされる。時刻 t 2 から時刻 t 3 の間("0"再書き込み時間)は、メモリセルおよび参照セルの強誘電体キャパシタの両端に"0"再書き込み電圧が印加される。したがって、メモリセルおよび参照セルの読み出しデータが"0"であった場合、そのメモリセルおよび参照セルに"0"データが再書き込みされる。

### [0056]

次に、時刻 t 3 から遅延回路 4 9 により規定される遅延時間の経過後の時刻 t 4 に、センスアンプ S / A が非活性化される。時刻 t 3 から時刻 t 4 までの間("1"再書き込み時間)は、メモリセルおよび参照セルの強誘電体キャパシタの両端に"1"再書き込み電圧が印加される。したがって、メモリセルおよび参照セルの読み出しデータが"1"であった場合、そのメモリセルおよび参照セルに"1"データが再書き込みされる。"1"再書き込み時間は、各温度において、分極量が飽和するまでの時間に設定される。この後、時刻 t 5 において、イコライズトランジスタのゲートがハイレベルとされることにより、スタンバイ状態に移行する。

#### [0057]

図22は、本発明の第4実施形態における、高温時の主要ノードの電位のタイミングチャートである。各動作に関しては図21と同じであるが、動作のタイミングは異なる。図22に示すように、温度の上昇に伴って遅延回路49が規定する遅延時間が減少するため、時刻t1と時刻t2との間の時間(読み出し時間)が、低温時のそれより短い。また、遅延時間の減少により、"1"再書き込み時間は、低温時のそれより短い。なお、"0"再書き込み時間に関しては、従来と同様に、温度依存性を有さず、一定である。

### [0058]

次に、上記動作を実現するための遅延回路49の一例について、図23~図28を用いて以下に説明する。

#### $[0\ 0\ 5\ 9]$

図23は、遅延回路49の一部を示す回路図である。図20の制御信号S1に対応する入力信号INは、PMOSトランジスタQP1とNMOSトランジスタQN1とから構成されるインバータに供給される。トランジスタQP1、QN1間には、直列接続された抵抗素子R51~R54が接続される。抵抗素子R51~R53には、それぞれ並列にNMOSトランジスタQN21~QN23だは、後述するVout11~Vout13が供給される。

#### [0060]

トランジスタQP11のドレインは、キャパシタC11を介して接地されるとともに、トランジスタQP11、QN11、QN21~QN23、抵抗R51~R54からなる1段目の回路と同じ構成の2段目の回路のトランジスタQP11、QN11のゲートに接続される。2段目の回路の抵抗R54とトランジスタQN11との接続ノードは、キャパシタC11を介して電源電位線と接続されるとともに、1段目と同じ構成の3段目の回路のトランジスタQP11、QN11のゲートに接続される。同様に3段目のトランジスタQP11のドレインは、キャパシタC11の一端および4段目の回路のトランジスタQP11、QN11のゲートに接続される。4段目の回路の抵抗R54とトランジスタQN11との接続ノードから取り出された信号は、キャパシタC11の一端に供給されるとともに、遅延時間を設定するための所定数(例:2個)のインバータIV1、IV2を介して出力信号OUTとされる。

# [0061]

図24は、遅延回路49内の一部を示す回路図であり、図23のトランジスタQN21 ~QN23の動作を制御する信号を発生する回路である。図24に示すように、温度に依存して上昇する電位VBGRTが、オペアンプOP11~OP13の各非反転入力端子に供給される。オペアンプOP11~13の反転入力端子には、温度依存のない定電位V1~V3がそれぞれ供給される。ここで、各電位V1~V3の関係は、V1<V2<V3である。オペアンプOP11~OP13は、出力電位VOUT11~VOUT13をそれぞれ出力する。

### $[0\ 0\ 6\ 2]$

次に、図23、図24の回路の動作について説明する。温度がまだ低い状態であり、電位 VBGRTが電位 V1に達する前の状態では、 $VOUT11\sim VOUT13$ は出力されておらず、図24のトランジスタQN21~QN23はオフである。したがって、抵抗素子R51~R54はバイパスされず、RC遅延は最大となるため、入力信号INの入力から出力信号OUTの出力までの遅延は最も長い。温度の上昇に伴い、電位 VBGRTが上昇し、Vout11、Vout12、Vout13が順次累積して出力される。したがって、トランジスタQN21、QN22、QN23が順次累積してオンすることにより、RC遅延が順次低下する。この結果、入力信号INの入力から出力信号OUTの出力までの遅延が順次短くなる。

### [0063]

図25は、電位VBGRTと温度との関係を示している。強誘電体メモリが有するべきスペックの保証範囲を考慮の上、電位VGBRTに図25に示すような温度特性を持たせて、図23の電位V1~V3を適切に設定される。この結果、図23のトランジスタQN21~QN23を上述したように順次オンさせる制御を行うことができる。

#### $[0\ 0\ 6\ 4\ ]$

第1、第2実施形態と同様にBGRT回路を用いて電位VBGRTが生成される。具体的には、図17のVout3に図25に示す温度特性を持たせる。図16のVout3が+X [mV/度] の温度特性を持つためには、式 (27) ~式 (28) と同様にして、R33= (I31/I32) ·R31= (Area31/Area32) ·R31 ···(35) R32=R33·ln (Area31/Area32) /  $\{(+X+2)$  ·11.6 $\}$  ···(36) これらの式 (35) 、 (36) により、R31、R32が決定される。

### [0065]

温度に依存しない電位 V 1 ~ V 3 も、第1 実施形態と同様の方法により生成することができる。具体的には、例えば図 2 6 に示すように、図 6 と同じ回路が、発生させるべき電位の数に応じた数分、設けられる。各抵抗素子R 1 a ~ R 1 c の値を変えることにより、温度に依存しない所望の値の電位 V 1 ~ V 3 を発生できる。また、図 2 7 に示すように、図 7 と同じ回路を複数設け、抵抗値 R 2 a ~ R 2 c の値を変えることによっても、電位 V 1 ~ V 3 を発生させることができる。

### [0066]

図28は、図23の遅延回路の入力信号INと出力信号OUTとの間での遅延時間と温

度との関係を示している。図28中の破線は、強誘電体キャパシタの分極量が分極反転を伴って飽和するのに要する時間と温度との関係を示している。図28に示すように、遅延時間が各温度に応じて異なる値となっており、遅延時間の温度特性は、飽和時間の温度特性と近似している。温度がT1~T3~と上昇するに従って、Vout11~Vout13が順次、累積して出力される。図23~図27の回路において用いる電位の数を増やすことにより(本例では3)、図28の実線は、破線の特性に近づく。

### $[0\ 0\ 6\ 7\ ]$

本発明の第4実施形態に係る半導体集積回路装置によれば、強誘電体メモリの動作において、強誘電体キャパシタの分極量が反転する動作を伴う制御の際に強誘電体キャパシタに電圧を印加する時間が、温度の上昇に伴って減少する。また、この時間は、各温度において、分極量が分極反転後に飽和するまでの時間に設定される。このため、飽和電圧に達した後にも不要な電圧が印加され続けることに起因する強誘電体キャパシタのファティーグおよびインプリントが発生することを回避できる。したがって、半導体集積回路装置の信頼性を向上することができる。

### [0068]

(第5実施形態)

第5実施形態は、第4実施形態に付加して用いられ、"0"再書き込み時間も、温度に 依存した長さを有する。

### [0069]

飽和時間が温度によって変化するのは、一般に、強誘電体キャパシタが分極反転する際だけであると考えられている。しかしながら、分極反転を伴わない領域でも、強誘電体成分が一部含まれており、この領域でも飽和時間が温度に依存する。そこで、第5実施形態では、第4実施形態と同様の手法により、"0"再書き込み時間を温度に依存させる。

### [0070]

図29は、本発明の第5実施形態に係る半導体集積回路装置の主要部の構成を示す図である。構成は、第4実施形態とほぼ同様である。異なるのは、センスアンプ42の活性化の旨を示す制御信号S4が遅延回路49に供給され、遅延回路49により温度に応じて遅延された制御信号S3がプレート線駆動電位発生回路41に供給されることである。プレート線駆動電位発生回路42は、制御信号S3が供給されると、プレート線駆動電位がローレベルとなるよう制御する。

### [0071]

図30および図31は、それぞれ、本発明の第5実施径庭における、高温および低温時の主要ノードの電位のタイミングチャートである。図30、図31に示すように、読み出し時および"1"再書き込み時間に加え、"0"再書き込み時間も、低温時は、短くなっている。読み出し時間を定義する、センスアンプS/Aの活性化からプレート線駆動電位PLのローベルへの制御までの遅延時間は、温度に応じて変化する。また、読み出し時間は、各温度において、分極量が飽和するまでの時間に設定される。

#### [0072]

本発明の第5実施形態に係る半導体集積回路装置によれば、第4実施形態と同じ効果を得られる。さらに、分極反転を伴わない場合も、分極量が飽和するまでの時間が、温度の上昇に伴って短くなる。このため、強誘電体成分を含まないと考えられる領域でも、分極量の飽和後も強誘電体キャパシタに不要な電圧が印加され続けることに起因するファティーグおよびインプリントを回避できる。したがって、半導体集積回路装置の信頼性を向上できる。

#### [0073]

(第6実施形態)

第6実施形態は、第4、第5実施形態の変形例に関し、遅延回路49の他の例に関する

#### [0074]

図32は、本発明の第6実施形態に係る半導体集積回路装置の一部を示す回路図である

。図32の回路は、図23の回路と置換して用いられる。図32に示すように、入力信号INは、直列接続されたPMOSトランジスタQP31、抵抗素子R61、NMOSトランジスタQN31から構成されたインバータに供給される。トランジスタQP31と抵抗素子R61との接続ノードには、PMOSトランジスタQP31、QP32、QP33のそれぞれの一端が接続される。トランジスタQP31、QP32、QP33のそれぞれの他端は、キャパシタC21、C22、C23をそれぞれ介して接地される。トランジスタQP31、QP32、QP33のそれぞれのゲートには、図24の電位Vout11、Vout12、Vout13が供給される。

# [0075]

トランジスタQP21と抵抗素子R61との接続ノードは、トランジスタQP21、QN31、QP31~QN33、抵抗素子R61からなる1段目の回路と同じ構成の2段目の回路のトランジスタQP21、QN31のゲートに接続される。2段目の回路の抵抗素子R61とトランジスタQN31との接続ノードは、トランジスタQP31、QP32、QP33のそれぞれの一端と接続される。トランジスタQP31、QP32、QP33のそれぞれの他端は、キャパシタC21、C22、C23をそれぞれ介して電源電位線と接続される。2段目の回路の抵抗素子R61とトランジスタQN31との接続ノードから取り出された信号は、インバータIV1、IV2を介して出力信号OUTとされる。

### [0076]

図31の回路において、図23の回路と同様に、トランジスタQP31、QP32、QP33が順次累積してオフすることにより、RC遅延が順次低下する。キャパシタC21~C23の容量値を適当に設定することにより、温度の上昇に伴い、遅延時間が低下する遅延回路を実現できる。

### [0077]

本発明の第6実施形態に係る半導体集積回路装置に依れば、第4、第5実施形態と同じ効果を得られる。

# [0078]

第1乃至第6実施形態に係る半導体集積回路装置は、種々のアプリケーションに用いることができる。具他的には、単体メモリ、混載メモリ、ICカード等に適用することができる。アプリケーションの形態によって保証温度が異なるため、上記した低温、高温が示す温度およびその範囲は、アプリケーションにより異なる。汎用品のメモリでは、-40 ~85  $\mathbb C$ である。汎用品メモリであっても、室内での使用に限定するなら、0 ~ 70  $\mathbb C$  である。また、車載用の専用品なら-40 ~ 125  $\mathbb C$  である。

#### [0079]

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

#### 【図面の簡単な説明】

### [0800]

- 【図1】強誘電体キャパシタの飽和電圧と温度との関係を示す図。
- 【図2】本発明の第1実施形態に係る半導体集積回路装置の主要部を示す図。
- 【図3】第1実施形態におけるプレート線駆動電位と温度との関係を示す図。
- 【図4】第1実施形態におけるセンスアンプ供給電位と温度との関係を示す図。
- 【図5】第1実施形態に係る半導体集積回路装置の主要部を示す図。
- 【図6】第1実施形態に係る電位発生回路の一例を示す図。
- 【図7】第1実施形態に係る電位発生回路の一例を示す図。
- 【図8】第1実施形態に係る基準電位発生回路を示す図。
- 【図9】第1実施形態に係る基準電位発生回路を示す図。
- 【図10】第1実施形態における低温時の飽和電圧および印加電圧を示す図。
- 【図11】第1実施形態における高温時の飽和電圧および印加電圧を示す図。
- 【図12】高温および低温時の"0"および"1"信号分布を示す図。


- 【図13】シグナルウィンドウの中間点と温度との関係を示す図。
- 【図14】本発明の第2実施形態に係る半導体集積回路装置の主要部の構成を示す図
- 0
- 【図15】第2実施形態におけるセンスアンプ参照電位と温度との関係を示す図。
- 【図16】第2実施形態に係る基準電位発生回路を示す図。
- 【図17】第3実施形態における、高温および低温時の"0"および"1"信号分布を示す図。
- 【図18】第3実施形態におけるプレート線駆動電位と温度との関係を示す図。
- 【図19】第4実施形態に係る基準電位発生回路を示す図。
- 【図20】本発明の第4実施形態に係る半導体集積回路装置の主要部の構成を示す図
- 【図21】第4実施形態における、低温時の主要ノードの電位を示す図。
- 【図22】第4実施形態における、高温時の主要ノードの電位を示す図。
- 【図23】第4実施形態に係る遅延回路の一部を示す図。
- 【図24】第4実施形態に係る遅延回路の一部を示す図。
- 【図25】オペアンプ入力電位と温度との関係を示す図。
- 【図26】第4実施形態に係る電位発生回路の一例を示す回路図。
- 【図27】第4実施形態に係る電位発生回路の一例を示す回路図。
- 【図28】第4実施形態に係る遅延回路の遅延時間と温度との関係を示す図。
- 【図29】本発明の第5実施形態に係る半導体集積回路装置の主要部の構成を示す図
- 【図30】第5実施形態における、低温時の主要ノードの電位を示す図。
- 【図31】第5実施形態における、高温時の主要ノードの電位を示す図。
- 【図32】本発明の第6実施形態に係る遅延回路の一部を示す図。
- 【図33】低温時の強誘電体キャパシタのヒステリシス特性を示す図。
- 【図34】高温時の強誘電体キャパシタのヒステリシス特性を示す図。
- 【図35】温度70℃における分極反転時間と温度との関係を示す図。
- 【図36】温度25℃における分極反転時間と温度との関係を示す図。
- 【図37】温度−25℃における分極反転時間と温度との関係を示す図。
- 【図38】従来の強誘電体メモリの主要ノードのタイミングチャート。


#### 【符号の説明】

### [0081]


1、41…プレート線駆動電位発生回路、2、42…センスアンプ、3、43…センスア ンプ供給電位発生回路、4、44…センスアンプ参照電位供給スイッチ、5、31、45  $\cdots$ センスアンプ参照電位発生回路、6、4 6  $\cdots$  D Q 線センスアンプ、7、4 7  $\cdots$  D Q 線セ ンスアンプ参照電位供給スイッチ、8、48…DQ線センスアンプ参照電位発生回路、1 1、12…電位発生回路、21…基準電位発生回路、MC0、MC1…メモリセル、C0 、C1…強誘電体キャパシタ、Tr0、Tr1…セルトランジスタ、BL、/BL…ビッ ト線、PLO、PL1…プレート線、WLO~WL7…ワード線、DQ、/DQ…DQ線 、MCA…メモリセルアレイ、STr0、STr1…ブロック選択トランジスタ、BS0 、BS1…ブロック選択信号、OP、OP1、OP2、OP11~OP13…オペアンプ QP1,QP2,QP11,QP21,QP31~QP33,QN1,QN2,QN1 1、QN21~QN23、QN31····トランジスタ、Vout···電位発生回路出力電位、 R1, R2, R11, R12, R13, R21, R22, R23, R31, R32, R3 3, R41, R42, R43, R51~R54, R61, R1a~R1c, R2a~R2 c ···抵抗素子、I 1 1、I 1 2、I 2 1、I 2 2、I 3 1、I 3 2、I 4 1、I 4 2 ···電 流、D11、D12、D21、D22、D31、D32、D41、D42…ダイオード、 Vout1、Vout2、Vout3、Vout4…基準電位発生回路出力電位、VBE 11, VBE12, VBE21, VBE22, VBE31, VBE32, VBE41, V BE421…ダイオードアノード電位、V1+、V1-、V2+、V2-、V3+、V3

-、V4+、V4-…オペアンプ入力電位、IN…遅延回路入力電位、OUT…遅延回路 出力信号、C11、C21~C23…キャパシタ、IV1、IV2…インバータ。 【書類名】図面 【図1】







【図3】




【図4】




【図5】




【図6】




# 【図7】




【図8】




【図9】




[図10]




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】







【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】







【図26】




【図27】







【図29】




【図30】




【図31】




【図32】




【図33】




【図34】




【図35】




【図36】



【図37】



【図38】



【書類名】要約書

【要約】

【課題】 強誘電体キャパシタへの過剰な電圧の印加を防止し、高い信頼性を有する半導体集積回路装置を提供する。

【解決手段】 半導体集積回路装置は、第1電極と第2電極とを有する記憶素子としての強誘電体キャパシタを有するメモリセルを含んだメモリセルアレイMCAを有する。第1ビット線BLは第1電極と電気的に接続される。第1電位発生回路1は第2電極に第1電位を供給することにより、温度の上昇に伴って第1変化率で下降する電圧を強誘電体キャパシタに印加する。センスアンプ2は、第1ビット線と、第1ビット線と相補な第2ビット線/BLと、の間の電位差を増幅する。

【選択図】 図2

特願2003-411430

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝